您的位置: 网界网 > 周报全文 > 正文

[周报全文]芯片巨头合力研究“零待机”芯片

2011年01月17日 15:54:01 | 作者:张驰 编译 | 来源:网界网 | 查看本文手机版

摘要:目前,多家芯片制造商和欧洲的一些研究机构联合启动一个被称为Steeper的研究项目,其目标是几乎完全消除芯片在待机模式下的处理器功耗,并且将其使用状态下的功耗降低十倍。

标签
零待机芯片

【CNW.com.cn 专稿】目前,多家芯片制造商和欧洲的一些研究机构联合启动一个被称为Steeper的研究项目,其目标是几乎完全消除芯片在待机模式下的处理器功耗,并且将其使用状态下的功耗降低十倍。

瑞士的洛桑联邦工艺学院(EPFL)正在协调该项目。另外还有IBM公司的苏黎世研究实验室、Infineon Technologies公司、Global Foundries公司和六家欧洲研究机构也参与到该项目中来。EPFL项目协调员Adrian Lonescu说:“我们的构想是共享这项研究,使制造商能够制造出完美的电子产品,即在睡眠模式下耗电量几乎可忽略不计的计算机。我们将这种计算机称为零瓦PC。”这项设计还可以应用于移动电子设备处理器,以及需要延长电池寿命的各种领域中。

这项为期三年的项目将研究标准CMOS(互补型金属氧化物半导体)的替代设计,现有市售计算芯片使用的几乎都是这种设计。新的方法将使用基于纳米布线的TFET(隧道场效应晶体管)来替代原来CMOS芯片中使用的MOSFT(金属氧化物半导体场效应晶体管)。

研究人员希望新的设计能够将晶体管的大门关得更紧,从而减少电力泄漏,同时还要让打开大门所需的电压更低。具体而言,研究人员希望将芯片的工作电压降低至0.5伏,大约比目前处理器电压要低一个数量级。

TFET将采用硅和硅锗材料制成,并将利用量子机械频带至频带隧道技术来实现更高效的开关能力。这些半导体纳米布线只有几个纳米的直径,但它可很好地控制晶体管通道。(更多内容详见: http://www.cnw.com.cn/P/3180)

[责任编辑:程永来 cheng_yonglai@cnw.com.cn]